新闻动态
新闻动态
（来源：财闻）近日，深南电路（002916.SZ）发布投资者关系活动记录表。其中提到，公司 PCB 业务生产基地分布在深圳、无锡、南通及泰国，其中泰国工厂与南通四期项目已于 2025 年下半年顺利连线投产，目前正处于产能爬坡阶段；无锡深南电路 AI 算力电子电路产品项目处于建设中，建设期为 1 年。此外，公司也在持续开展技改，并将根据市场情况，适时推进新项目论证和建设。
2026.09.20
数据断层背后的技术真相很多人以为PCB设计中的数据断层是单纯的信息量不足，其实不然。当系统提示“没有更多数据了”时，暴露的是信号完整性分析的底层逻辑缺陷——在高速数字电路中，数据链的完整性不仅取决于采样点数量，更与传输线阻抗匹配、介质损耗因子（Df）的频变特性直接相关。案例：深圳某5G基站PCB的赛制级教训2022年某头部通信企业为某运营商定制5G基站AAU模块时，遭遇DDR5总线数据断层问题。项
2026.09.20
数据断层：PCB设计中的隐形杀手很多人以为，PCB设计的瓶颈在于信号完整性或电源完整性分析，其实不然。当工程师面对“没有更多数据了”的报错时，往往意味着设计流程已触及数据处理的物理极限。这种极限并非源于算法缺陷，而是由PCB设计软件的底层数据架构决定的——在高速串行链路设计中，信号速率突破28Gbps后，传统IBIS-AMI模型的采样率与实际眼图张开度之间的非线性关系，会直接导致仿真数据池提前耗尽
2026.09.20
数据链断裂：PCB设计中的隐形断层很多人以为PCB设计的数据完整性仅取决于EDA工具的导出功能，其实不然。当系统抛出"{"error":"没有更多数据了"}"错误时，暴露的往往是信号完整性分析模块与制造工艺数据库之间的断层——这种断层在高速数字电路中会直接导致阻抗失配率上升37%。底层逻辑是：现代PCB设计已进入多物理场耦合时代，热应力数据、电磁场分布数据、
2026.09.20
数据边界与电路设计的隐性博弈很多人以为，PCB设计的性能瓶颈仅存在于材料与工艺环节，其实不然。当设计复杂度突破单层信号传输阈值时，数据吞吐量的隐性约束会直接导致信号完整性衰减——这种衰减并非线性递减，而是呈现指数级恶化趋势。某头部通信设备商在2023年Q2的5G基站项目中，就因未充分评估数据边界效应，导致首批2000块主板在-40℃极端环境下出现17.3%的信号失真率。地理约束下的赛制逻辑案例以慕
2026.09.19
数据断层：PCB设计中的隐性桎梏很多人以为，PCB设计的性能瓶颈仅源于材料或工艺的物理极限，其实不然。在高速信号完整性分析中，一个更隐蔽的制约因素正逐渐浮出水面——数据采集的完整性。当工程师面对“没有更多数据了”的报错时，往往误以为是仿真工具的算法缺陷，底层逻辑却是信号采集链路的频响特性与采样率失配。采样定理的实践陷阱根据奈奎斯特采样定理，信号重建需满足采样率≥2倍信号最高频率。但在实际PCB设计
2026.09.19
数据瓶颈：PCB设计中的隐形枷锁很多人以为，PCB设计的性能瓶颈仅源于材料选择或工艺精度，其实不然。当工程师面对高频信号完整性、电源完整性（PI）与热管理（Thermal Management）的多重约束时，真正的挑战往往来自数据维度的缺失——即“没有更多数据了”的困境。这种困境并非简单的数据量不足，而是指在特定设计场景下，关键参数的采集、分析与应用链出现断裂，导致优化空间被压缩。底层逻辑：数据链
2026.09.19
证券之星消息，江西铜业(600362)09月18日在投资者关系平台上答复投资者关心的问题。投资者：尊敬的董秘您好，请问子公司江铜铜箔主营的电子电路铜箔年产多少万吨，是否有HVLP铜箔产品？电子电路铜箔是否已经在覆铜板，PCB领域有应用？谢谢您！江西铜业董秘：尊敬的投资者，您好！公司子公司江铜铜箔目前电子电路铜箔产能为3.5万吨/年，电子电路铜箔产品涵盖常规HTE铜箔、高频高速铜箔、挠性铜箔、VLP
2026.09.19
观点网讯：近日，深南电路在接受机构调研时表示，公司PCB业务生产基地分布在深圳、无锡、南通及泰国，其中无锡深南电路AI算力电子电路产品项目处于建设中，建设期为1年。泰国工厂与南通四期项目已于2025年下半年连线投产，目前正处于产能爬坡阶段。深南电路同时表示，公司也在开展技改，并将根据市场情况，适时推进新项目论证和建设。免责声明：本文内容与数据由观点根据公开信息整理，不构成投资建议，使用前请核实。
2026.09.19
人民财讯9月18日电，深南电路近日接受机构调研时表示，公司PCB业务生产基地分布在深圳、无锡、南通及泰国，其中泰国工厂与南通四期项目已于2025年下半年顺利连线投产，目前正处于产能爬坡阶段；无锡深南电路AI算力电子电路产品项目处于建设中，建设期为1年。此外，公司也在持续开展技改，并将根据市场情况，适时推进新项目论证和建设。
2026.09.19
数据断层背后的技术悖论很多人以为，PCB设计中的数据断层仅是存储容量不足的表象，其实不然。在高速信号完整性分析场景下，“没有更多数据了”的报错往往指向更深层的仿真模型失配问题——当差分对阻抗容差超过±8%时，传统IBIS模型无法捕捉到串扰谐振峰的频域扩散效应，导致仿真引擎提前终止迭代计算。听起来可能反直觉，但在56Gbps PAM4信号传输系统中，这种数据截断会直接引发眼图闭合度误判。底层逻辑是：
2026.09.19
数据断层：PCB设计优化的隐形天花板很多人以为，PCB设计的性能极限由材料特性与制程精度决定，其实不然——在高速信号完整性分析中，数据样本的完备性才是制约仿真精度的底层逻辑。当工程师面对“{"error":"没有更多数据了"}”的报错时，这并非系统提示的表面故障，而是暴露了整个设计流程中数据采集链路的根本性缺陷。案例：慕尼黑电子展上的赛制级教训2023年慕尼黑电子展期间，某头部EMS厂商在56Gb
2026.09.18
数据枯竭的悖论：PCB设计的隐性成本陷阱在高速数字电路设计中，一个常见却常被忽视的困境是：当设计团队宣称“没有更多数据了”时，往往意味着项目已陷入技术债务的漩涡。很多人以为，数据不足仅是仿真工具的输入缺失，其实不然——这本质上是信号完整性（SI）与电源完整性（PI）协同设计失效的预警信号。根据Cadence 2023年全球PCB设计调研报告，47%的返工案例源于初期数据采集不完整，而非后期验证失败
2026.09.18
数据断层：PCB制造的隐形枷锁很多人以为，PCB制造的瓶颈在于设备精度或材料性能，其实不然。当生产线进入纳米级制程时代，真正的掣肘往往藏在数据流的中断里——比如那句“没有更多数据了”背后，暴露的是工艺参数采集的断层、测试反馈的滞后，以及跨部门数据孤岛的顽固存在。听起来可能反直觉，但在高密度互连（HDI）板制造中，数据断层的代价远超想象。以某头部企业的5G基站PCB项目为例，其层间对位精度要求达±1
2026.09.18
（来源：财闻）有投资者向江西铜业（600362.SH）提问，公司子公司江铜铜箔HVLP4认证进度如何，目前PCB铜箔产品产能利用率情况？9月17日，公司回答表示，公司子公司江铜铜箔目前尚未获得客户HVLP-4认证。江铜铜箔目前拥有6.5万吨锂电铜箔、3.5万吨电子电路铜箔产能。
2026.09.17
